SK海力士发布CPO技术路线图

8月20日，SK海力士与弗吉尼亚大学等机构的研究人员在顶级科学期刊《自然·电子学》（Nature Electronics）联合发表了题为《面向高性能计算与人工智能的共封装光学技术》的论文。这是SK海力士首次在该级别期刊公开其AI互联架构的技术蓝图，系统阐述了共封装光学（CPO）技术在高性能计算与AI领域的发展路线图。

该研究的通讯作者包括SK海力士AI基础设施团队负责人Seunghoon Hong（洪承勋）以及弗吉尼亚大学电气与计算机工程系教授Kyusang Lee（李圭相）。参与机构还涵盖了麻省理工学院（MIT）、南洋理工大学（NTU）、伊利诺伊大学厄巴纳-香槟分校（UIUC）和延世大学。

应对“带宽墙”瓶颈

论文指出，虽然HBM解决了芯片内部的内存瓶颈，但随着AI集群规模扩展至数千块GPU，机架与机架之间的数据传输已成为新的制约，即“带宽墙”。数据显示，算力每两年增长约3倍，而互联带宽同期仅增长约1.4倍。

研究认为，传统铜线电气互联在传输速度提升和距离增加时，信号损耗、功耗及延迟会随之增大。李圭相教授指出，若芯片间数据传输无法跟上计算芯片的性能提升，整体系统性能将无法增长，因此用光互连替代存在物理限制的铜互连是实现未来可扩展性最有前景的路径。

“以光为中心”的架构愿景

CPO技术的核心是将光学收发器与处理器共封装，使芯片间通过光传输数据而非长距离电气互连。论文提出了“以光为中心”（optics-centric）的长期愿景，计划将光互连进一步延伸至内存接口。该架构通过光子中介层（photonic interposer）将处理器资源池（XPU pool）与内存资源池（memory pool）直接相连，从而使多个AI加速器能够共享大容量内存，突破现有封装的物理限制。

研究团队为下一代AI基础设施CPO设定了具体性能指标：单点带宽需超过100太比特每秒（Tb/s），数据传输功耗低于1皮焦每比特（pJ/bit），且芯片间传输时延小于10纳秒（ns）。在演进路径上，论文梳理了从二维封装到2.5D中介层方案，最终实现三维异质集成的过程。

市场反应与企业战略

受CPO论文发布及40万亿韩元（约286亿美元）回购计划的共同刺激，SK海力士韩股股价当日收涨12.73%，报169.1万韩元。同时，国内CPO概念股出现震荡拉升，其中太辰光涨超12%，中京电子此前涨停，天准科技、仕佳光子、德科立、联特科技涨超6%。

洪承勋表示，存储公司正从提供单一组件的角色，演变为通过CPO等技术帮助客户提升整体系统竞争力的合作伙伴。